Ports/riscv64: различия между версиями
(→RISC-V) |
(→RISC-V) |
||
Строка 1: | Строка 1: | ||
== RISC-V == | == RISC-V == | ||
RISC-V -- [https://riscv.org/risc-v-isa архитектура процессоров с открытым набором комманд (ISA)]. ISA RISC-V имеют лицензию [https://creativecommons.org/licenses/by/4.0/ Creative Commons license (CC BY 4.0)]. Любой желающий может получить финальную версию [https://riscv.org/specifications/ спецификаций ISA], а также получить черновики разрабатываемых расширений и поучаствовать в их разработке. | RISC-V (читается как “risk-five”) -- [https://riscv.org/risc-v-isa архитектура процессоров с открытым набором комманд (ISA)]. ISA RISC-V имеют лицензию [https://creativecommons.org/licenses/by/4.0/ Creative Commons license (CC BY 4.0)]. Любой желающий может получить финальную версию [https://riscv.org/specifications/ спецификаций ISA], а также получить черновики разрабатываемых расширений и поучаствовать в их разработке. | ||
Другая ключевая особенность архитектуры RISC-V - её расширяемость. Базовая спецификация архитектуры RISC-V включает в себя только инструкции для записи, сохранения, переходов и целочисленной арифметики. Минимальная спецификация обозначается RV32I, RV64I или RV128I ("I" означает integer) для размеров операнда 4, 8 или 16 байт соответственно. Конкретные реализации могут дополнять базовую спецификацию расширениями, как стандартными, так и специфичными для конкретного вендора или изделия. Стандартные расширения чаще всего обозначаемыми одной латинской буквой, например расширение '''M''' содержит инструкции для умножения и деления целых чисел, '''A''' -- атомарные операции и т.д. | Другая ключевая особенность архитектуры RISC-V - её расширяемость. Базовая спецификация архитектуры RISC-V включает в себя только инструкции для записи, сохранения, переходов и целочисленной арифметики. Минимальная спецификация обозначается RV32I, RV64I или RV128I ("I" означает integer) для размеров операнда 4, 8 или 16 байт соответственно. Конкретные реализации могут дополнять базовую спецификацию расширениями, как стандартными, так и специфичными для конкретного вендора или изделия. Стандартные расширения чаще всего обозначаемыми одной латинской буквой, например расширение '''M''' содержит инструкции для умножения и деления целых чисел, '''A''' -- атомарные операции и т.д. |
Версия от 10:41, 26 декабря 2021
RISC-V
RISC-V (читается как “risk-five”) -- архитектура процессоров с открытым набором комманд (ISA). ISA RISC-V имеют лицензию Creative Commons license (CC BY 4.0). Любой желающий может получить финальную версию спецификаций ISA, а также получить черновики разрабатываемых расширений и поучаствовать в их разработке.
Другая ключевая особенность архитектуры RISC-V - её расширяемость. Базовая спецификация архитектуры RISC-V включает в себя только инструкции для записи, сохранения, переходов и целочисленной арифметики. Минимальная спецификация обозначается RV32I, RV64I или RV128I ("I" означает integer) для размеров операнда 4, 8 или 16 байт соответственно. Конкретные реализации могут дополнять базовую спецификацию расширениями, как стандартными, так и специфичными для конкретного вендора или изделия. Стандартные расширения чаще всего обозначаемыми одной латинской буквой, например расширение M содержит инструкции для умножения и деления целых чисел, A -- атомарные операции и т.д.
На данный момент порт Linux работает со спецификацией "RV64IMAFDC":
- I - целочисленные базовые инструкции;
- M - умножение и деление целых чисел;
- A - атомарные операции;
- F - числа с плавающей запятой одинарной точности;
- D - числа с плавающей запятой двойной точности;
- C - "сжатые" (16-битные) инструкции.
Для удобства принято сокращение "G" == "IMAFD", то есть процессоры, поддерживаемые портом, должны реализоввывать архитектуру rv64gc.
Архитектура Сизифа и пакетов RPM, собранных под rv64gc, называется riscv64.
Порт Сизифа
Порт Sisyphus на архитектуру riscv64 (RV64GC) развивается с 2018 года. Поддерживается (и тестируется) работа на платформах:
Для этих платформ выпускаются Регулярные сборки (см. также Regular).
Также для Unleashed и QEMU выпускался Simply Linux 9, но эти сборки уже несколько утратили актуальность.
Репозиторий
RPM/SRPM репозиторий можно найти по ссылке: http://ftp.altlinux.org/pub/distributions/ALTLinux/ports/riscv64/Sisyphus/
В виде sources.list для apt:
rpm [sisyphus-riscv64] http://ftp.altlinux.org/pub/distributions/ALTLinux/ports/riscv64 Sisyphus/riscv64 classic # rpm [sisyphus-riscv64] http://ftp.altlinux.org/pub/distributions/ALTLinux/ports/riscv64 Sisyphus/riscv64 debuginfo rpm [sisyphus-riscv64] http://ftp.altlinux.org/pub/distributions/ALTLinux/ports/riscv64 Sisyphus/noarch classic
Зеркало на Яндексе (скачивается быстрее, иногда отстаёт):
rpm [sisyphus-riscv64] http://mirror.yandex.ru/altlinux/ports/riscv64 Sisyphus/riscv64 classic # rpm [sisyphus-riscv64] http://mirror.yandex.ru/altlinux/ports/riscv64 Sisyphus/riscv64 debuginfo rpm [sisyphus-riscv64] http://mirror.yandex.ru/altlinux/ports/riscv64 Sisyphus/noarch classic
Информацию о доступных пакетах удобно смотреть здесь: https://packages.altlinux.org/ru/sisyphus_riscv64/packages/
Сборка пакетов проходит на отдельном узле girar, аналогичном Git.alt. В качестве сборочных узлов сейчас используются платы SiFive HiFive Unmatched. Сборка пакетов идёт в режиме "догоняющей сборочницы": как только какое-то задание (task) проходит в основной Сизиф, специальный робот создаёт аналогичное задание в sisyphus_riscv64. Это означает, что никаких специальных усилий для сборки пакетов под riscv64 предпринимать не нужно: собирайте в Sisyphus. Задания подтверждаются вручную, обычно в тот же день или на следующий день. Если какого-то пакета не хватает (мы собираем не всё подряд) или он долго не обновляется, свяжитесь с iv@.
Как сообщить об ошибке
Сообщения об ошибках принимаются по адресу https://bugzilla.altlinux.org/ (см. BugTracking).
- если проблема в пакете, выбирайте продукт Sisyphus, компонент соответсвующий имени пакета, платформа riscv64.
- если проблема в сборке или образе, выбирайте продукт Regular, компонент, сответствующий DE по умолчанию, платформа riscv64.
ВАЖНО:
- указать Platform: riscv64 (справа в верхней части формы создания бага)
- назначить ошибку на iv@altlinux.org
См. также Краткое пособие по использованию Bugzilla
Полезные ссылки
- OSSDEVCONF-2018
- утилиты для Berkeley bootloader для слияния ядра Linux в bbl.bin с dummy payload.
- RISC-V ISA
- All Aboard -- интересный блог Палмера Даббелта о RISC-V, toolchain, и т.д.
- RISC-V: стандарт, изменивший мир микропроцессоров
- Наборы команд должны быть свободны: доводы за RISC-V