Эльбрус-2C+

Технические характеристики

Год начала производства	2011
Обозначение микросхемы	1891ВМ7Я
Архитектура	Эльбрус (E2K) + Кластер DSP ядер
Версия системы команд	elbrus-v2
Число процессорных ядер	2
Число ядер DSP ElCore9	4
Частота	500 МГц
Кеш-память	L1 D: 64 Кбайт в каждом ядре (Размер линии: 32 байт, Ассоциативность: 4) L1 I: 64 Кбайт в каждом ядре (Размер линии: 256 байт, Ассоциативность: 4) L2: 1024 Кбайт в каждом ядре, 2 Мбайт суммарно (Размер линии: 64 байт, Ассоциативность: 4)
Команд на 1 такт	23
Тип встроенного контроллера памяти	DDR2-800 ЕСС
Количество каналов обмена с памятью	2
Пропускная способность шины памяти	12.8 ГБайт / с
Каналы межпроцессорного обмена	3
Южный мост	КПИ1
Корпус
Техпроцесс	90 нм
Число транзисторов	368 млн
Площадь кристалла	мм²
Размеры микросхемы	×× мм
Масса микросхемы	г.

Эльбрус-2СМ

В 2014 году планировался серийный выпуск Эльбрус-2СМ (1891ВМ9Я) адаптированный для выпуска на фабрике Микрон (г. Зеленоград), который должен был работать на частоте 300 МГц, предполагал использование оперативной памяти DDR2-533 (ПСП 8,5 ГБ/сек). Кроме того, ради упрощения в нём отсутствавал кластер из 4 ядер DSP.

Официальная информация

• Эльбрус-2C+
• Эльбрус-2СМ