Эльбрус-2C+
Версия от 00:34, 10 декабря 2020; EntityFX (обсуждение | вклад)
Технические характеристики
| Год начала производства | 2011 |
|---|---|
| Обозначение микросхемы | 1891ВМ7Я |
| Архитектура | Эльбрус (E2K) + Кластер DSP ядер |
| Версия системы команд | elbrus-v2 |
| Число процессорных ядер | 2 |
| Число ядер DSP ElCore9 | 4 |
| Частота | 500 МГц |
| Кеш-память |
|
| Команд на 1 такт |
23 |
| Тип встроенного контроллера памяти | DDR2-800 ЕСС |
| Количество каналов обмена с памятью | 2 |
| Пропускная способность шины памяти | 12.8 ГБайт / с |
| Каналы межпроцессорного обмена | 3 |
| Южный мост | КПИ1 |
| Корпус | HFCBGA 1296 |
| Техпроцесс | 90 нм |
| Число транзисторов | 368 млн |
| Площадь кристалла | 289 мм² |
| Размеры микросхемы | 37,5×37,5× мм |
| Масса микросхемы | г. |
Эльбрус-2СМ
В 2014 году планировался серийный выпуск Эльбрус-2СМ (1891ВМ9Я) адаптированный для выпуска на фабрике Микрон (г. Зеленоград), который должен был работать на частоте 300 МГц, предполагал использование оперативной памяти DDR2-533 (ПСП 8,5 ГБ/сек). Кроме того, ради упрощения в нём отсутствавал кластер из 4 ядер DSP.
| Год начала производства | 2014 |
|---|---|
| Обозначение микросхемы | 1891ВМ9Я |
| Архитектура | Эльбрус (E2K) + Кластер DSP ядер |
| Версия системы команд | elbrus-v2 |
| Число процессорных ядер | 2 |
| Частота | 300 МГц |
| Кеш-память |
|
| Команд на 1 такт |
23 |
| Тип встроенного контроллера памяти | DDR2-533 ЕСС |
| Количество каналов обмена с памятью | 2 |
| Пропускная способность шины памяти | 8.5 ГБайт / с |
| Каналы межпроцессорного обмена | 3 |
| Южный мост | КПИ1 |
| Корпус | HFCBGA 1296 |
| Техпроцесс | 90 нм |
| Число транзисторов | 300 млн |
| Площадь кристалла | |
| Размеры микросхемы | 37,5×37,5× мм |
| Масса микросхемы | г. |
1891ВМ7Я (Тепло-распределительная крышка)
1891ВМ9Я (Тепло-распределительная крышка)
Официальная информация