Эльбрус-12C: различия между версиями

Материал из ALT Linux Wiki
м (+ссылки: mcst.ru; убрал красные ссылки)
 
(не показаны 4 промежуточные версии 3 участников)
Строка 1: Строка 1:
Эльбрус-12C — 12-ядерный [[микропроцессор]] серии [[Эльбрус (компьютер)|«Эльбрус»]], разрабатываемый российской компанией [[МЦСТ]]. Производительность — 576 Гфлоп/с двойной точности (64 бит) и 1 152 Гфлоп/с одинарной точности (32 бит). Завершение [[НИОКР|ОКР]] планируется в 2020 году<ref>{{Cite web|url=http://ict17.rans.ru/images/present/Trushkin.pdf|title=«Внедрение отечественной платформы Эльбрус»|author=Трушкин Константин  Александрович|date=2017-10-06|publisher=АО «МЦСТ», ПАО «ИНЭУМ им. И.С.Брука»|lang=ru}}</ref>, начало серийного выпуска — в 2021 году. Процессор относится к шестому поколению российской архитектуры «[[Эльбрус (компьютер)|Эльбрус]]» (e2k_v6).<ref>{{Cite web|url=http://tehnoomsk.ru/node/3547|title=«Эльбрус-12С – еще один перспективный российский процессор»|date=2019-01-15|publisher=Техносфера Россия|lang=ru|accessdate=2020-03-02}}</ref>
Эльбрус-12C — 12-ядерный микропроцессор серии «Эльбрус», разрабатываемый российской компанией МЦСТ. Производительность — 576 Гфлоп/с двойной точности (64 бит) и 1 152 Гфлоп/с одинарной точности (32 бит). Завершение ОКР планируется в 2020 году<ref>[http://ict17.rans.ru/images/present/Trushkin.pdf «Внедрение отечественной платформы Эльбрус»]</ref>, начало серийного выпуска — в 2021 году. Процессор относится к шестому поколению российской [[эльбрус/архитектура|архитектуры]] «Эльбрус» (e2k_v6).<ref>[http://tehnoomsk.ru/node/3547 «Эльбрус-12С – еще один перспективный российский процессор»]</ref>


Позиционируется как бюджетная версия [[Эльбрус-16C]], за счет использования всего двух контроллеров памяти вместо 8, а также только одного канала межпроцессорной связи вместо трёх (возможны только двухпроцессорные конфигурации [[NUMA]]).
Позиционируется как бюджетная версия [[Эльбрус-16C]] за счет использования всего двух контроллеров памяти вместо 8, а также только одного канала межпроцессорной связи вместо трёх (возможны только двухпроцессорные конфигурации NUMA).


Технологические нововведения:
Технологические нововведения:


* [[Система на кристалле]], включающая контроллеры периферийных устройств (то есть «южный мост» вносится в микропроцессор)<ref>{{Cite web|url=https://www.youtube.com/watch?v=efTEB5ija0c&t=1463|title=Стратегическая сессия «РОССИЙСКИЕ АППАРАТНО-ПРОГРАММНЫЕ РЕШЕНИЯ - МАСШТАБИРОВАНИЕ В РЕАЛЬНУЮ ЭКОНОМИКУ»|date=2017-06-20|publisher=Форум ТЕХНОПРОМ|lang=ru}}</ref><ref>{{Cite web|url=https://rossaprimavera.ru/news/569420a7|title=«В новом поколении будет три разных российских процессора — МЦСТ»|date=2020-01-20|publisher=ИА Красная Весна|lang=ru}}</ref>
* Система на кристалле, включающая контроллеры периферийных устройств (то есть «южный мост» вносится в микропроцессор)<ref>[https://www.youtube.com/watch?v=efTEB5ija0c&t=1463 Стратегическая сессия «РОССИЙСКИЕ АППАРАТНО-ПРОГРАММНЫЕ РЕШЕНИЯ - МАСШТАБИРОВАНИЕ В РЕАЛЬНУЮ ЭКОНОМИКУ»]]</ref><ref>[https://rossaprimavera.ru/news/569420a7 «В новом поколении будет три разных российских процессора — МЦСТ»]</ref>
* Масштабируемая векторизация до 48 [[флоп]] за такт
* Масштабируемая векторизация до 48 флоп за такт
* Аппаратная поддержка динамической оптимизации (рост производительности ядра)
* Аппаратная поддержка динамической оптимизации (рост производительности ядра)
* Возможность использования в паре с [[Эльбрус-16C]] для построения 28 ядерных систем.
* Возможность использования в паре с [[Эльбрус-16C]] для построения 28-ядерных систем.


== Технические характеристики ==
== Технические характеристики ==
Строка 65: Строка 65:
|-
|-
! scope="row" | Встроенная графика
! scope="row" | Встроенная графика
| отсутсвует
| отсутствует
|-
|-
! scope="row" | Корпус
! scope="row" | Корпус
Строка 71: Строка 71:
|-
|-
! scope="row" | Техпроцесс
! scope="row" | Техпроцесс
| 16 нс
| 16 нм
|-
|-
! scope="row" | TDP
! scope="row" | TDP
Строка 83: Строка 83:
|-
|-
! scope="row" | Размеры микросхемы
! scope="row" | Размеры микросхемы
| ??×?? мм
| 44×53 мм
|-
|-
! scope="row" | Масса микросхемы
! scope="row" | Масса микросхемы
| ?? г.
| ?? г.
|}
|}
== Ссылки ==
* [http://mcst.ru/elbrus-12c Центральный процессор «Эльбрус-12С» (ТВГИ.431281.026)]
== Примечания ==
<references/>


{{Category navigation|title=Модели процессоров Эльбрус|category=Модели процессоров Эльбрус|sortkey=*}}
{{Category navigation|title=Модели процессоров Эльбрус|category=Модели процессоров Эльбрус|sortkey=*}}
[[Category:Модели процессоров Эльбрус]]
[[Category:Модели процессоров Эльбрус]]

Текущая версия от 22:44, 29 января 2022

Эльбрус-12C — 12-ядерный микропроцессор серии «Эльбрус», разрабатываемый российской компанией МЦСТ. Производительность — 576 Гфлоп/с двойной точности (64 бит) и 1 152 Гфлоп/с одинарной точности (32 бит). Завершение ОКР планируется в 2020 году[1], начало серийного выпуска — в 2021 году. Процессор относится к шестому поколению российской архитектуры «Эльбрус» (e2k_v6).[2]

Позиционируется как бюджетная версия Эльбрус-16C за счет использования всего двух контроллеров памяти вместо 8, а также только одного канала межпроцессорной связи вместо трёх (возможны только двухпроцессорные конфигурации NUMA).

Технологические нововведения:

  • Система на кристалле, включающая контроллеры периферийных устройств (то есть «южный мост» вносится в микропроцессор)[3][4]
  • Масштабируемая векторизация до 48 флоп за такт
  • Аппаратная поддержка динамической оптимизации (рост производительности ядра)
  • Возможность использования в паре с Эльбрус-16C для построения 28-ядерных систем.

Технические характеристики

Год выпуска 2022
Архитектура Эльбрус (E2K)
Версия системы команд elbrus-v6
Число ядер 12
Частота

до 2000 МГц (1891ВМ058)

Кеш-память
  • L1 I: 128 Кбайт в каждом ядре (линия 256 байт, ассоциативность: 4)
  • L1 D: 64 Кбайт в каждом ядре (линия 32 байта, ассоциативность: 4)
  • L2: 1024 Кбайт в каждом ядре, 12 Мбайт суммарно (линия 64 байта, ассоциативность: 4)
  • L3: 24 Мбайт (линия 64 байта, ассоциативность: 16)
Команд на 1 такт

25..48

Тип встроенного контроллера памяти DDR4-3200 ECC
Количество каналов обмена с памятью 2
Пропускная способность шины памяти 51,2 ГБайт / с
Каналы межпроцессорного обмена 1 (совмещен с PCIe)
Южный мост
  • Интегрированный:
    • PCIe 3.0 (8 контроллеров общей шириной 16 или 32 линии, в зависимости от конфигурации, варианты ширины линков каждого контроллера: x4, x8, x16)
    • SATA 3.0 (4 порта)
    • Два Ethernet порта 1Gb/2.5Gb, один из них мультиплексирован с Ethernet 10Gb
    • USB 2.0/3.0 (4 порта)
    • Звуковый контроллер HDA (1 шт.)
    • RS-232 (2 шт.), SPI (4 шт.), I2C (5+1 порт), GPIO (16 линий).
  • Возможность подключение дополнительного южного моста КПИ-2 (за счет линий PCIe).
Встроенная графика отсутствует
Корпус
Техпроцесс 16 нм
TDP 95 Вт
Число транзисторов ? млрд
Площадь кристалла ~300 мм² (19.5×15.5)
Размеры микросхемы 44×53 мм
Масса микросхемы ?? г.

Ссылки

Примечания

  1. ↑ «Внедрение отечественной платформы Эльбрус»
  2. ↑ «Эльбрус-12С – еще один перспективный российский процессор»
  3. ↑ Стратегическая сессия «РОССИЙСКИЕ АППАРАТНО-ПРОГРАММНЫЕ РЕШЕНИЯ - МАСШТАБИРОВАНИЕ В РЕАЛЬНУЮ ЭКОНОМИКУ»]
  4. ↑ «В новом поколении будет три разных российских процессора — МЦСТ»
Модели процессоров Эльбрус