Эльбрус-S: различия между версиями

Материал из ALT Linux Wiki
(Новая страница: «{{Category navigation|title=Модели процессоров Эльбрус|category=Модели процессоров Эльбрус|sortkey=*}} Category:…»)
 
м (+ссылки: 1 шт)
 
(не показаны 3 промежуточные версии 1 участника)
Строка 1: Строка 1:
{{Category navigation|title=Модели процессоров Эльбрус|category=Модели процессоров Эльбрус|sortkey=*}}
{{Category navigation|title=Модели процессоров Эльбрус|category=Модели процессоров Эльбрус|sortkey=*}}
[[Category:Модели процессоров Эльбрус]]
[[Category:Модели процессоров Эльбрус]]
[[Category:E2K]]
 
 
== Технические характеристики ==
 
{| class="wikitable"
|-
! scope="row" | Год выпуска
| 2010
|-
! scope="row" | Архитектура
| Эльбрус (E2K)
|-
! scope="row" | Версия системы команд
| elbrus-v2
|-
! scope="row" | Число ядер
| 1
|-
! scope="row" | Частота
|
* 500 МГц (1891ВМ5Я)
|-
! scope="row" | Кеш-память
|
* L1 D: 64 Кбайт (Размер линии: 32 байт, Ассоциативность: 4)
* L1 I: 64 Кбайт (Размер линии: 256 байт, Ассоциативность: 4)
* L2: 2048 Кбайт
|-
! scope="row" | Команд на 1 такт
|
23
|-
! scope="row" | Тип встроенного контроллера памяти
| DDR2-500 ECC
|-
! scope="row" | Количество каналов обмена с памятью
| 1
|-
! scope="row" | Пропускная способность шины памяти
| 8 ГБайт / с
|-
! scope="row" | Каналы межпроцессорного обмена
| -
|-
! scope="row" | Южный мост
| Только на основе FPGA
|-
! scope="row" | Корпус
| HFCBGA 1156
|-
! scope="row" | Техпроцесс
| 130 нм
|-
! scope="row" | Число транзисторов
| 218 млн
|-
! scope="row" | Площадь кристалла
| 142 мм²
|-
! scope="row" | Размеры микросхемы
| 35×35×3,2 мм
|-
! scope="row" | Масса микросхемы
| - г.
|}
 
== Ссылки ==
* [http://t.me/elbrus_pc_test/250 фото системника]

Текущая версия от 19:11, 14 апреля 2023

Модели процессоров Эльбрус
 


Технические характеристики

Год выпуска 2010
Архитектура Эльбрус (E2K)
Версия системы команд elbrus-v2
Число ядер 1
Частота
  • 500 МГц (1891ВМ5Я)
Кеш-память
  • L1 D: 64 Кбайт (Размер линии: 32 байт, Ассоциативность: 4)
  • L1 I: 64 Кбайт (Размер линии: 256 байт, Ассоциативность: 4)
  • L2: 2048 Кбайт
Команд на 1 такт

23

Тип встроенного контроллера памяти DDR2-500 ECC
Количество каналов обмена с памятью 1
Пропускная способность шины памяти 8 ГБайт / с
Каналы межпроцессорного обмена -
Южный мост Только на основе FPGA
Корпус HFCBGA 1156
Техпроцесс 130 нм
Число транзисторов 218 млн
Площадь кристалла 142 мм²
Размеры микросхемы 35×35×3,2 мм
Масса микросхемы - г.

Ссылки